

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 56-080906  
(43)Date of publication of application : 02.07.1981

(51)Int.Cl. H03F 3/30  
H03F 1/32

(21)Application number : 54-156814  
(22)Date of filing : 05.12.1979


(71)Applicant : HITACHI LTD  
(72)Inventor : OOTA GICHU  
INOUE SHIGEKI

## (54) ACOUSTIC POWER AMPLIFIER

### (57)Abstract:

**PURPOSE:** To obtain high performance of an output amplifier and to miniaturize it by reducing the heating of an output stage by suppressing the generation of distortion during music reproduction by increasing or decreasing the bias current of an output stage transistor according to the envelope amplitude of input music.

**CONSTITUTION:** Load 3 is connected to the output-stage amplifier consisting of N type MOSFET1 and P type MOSFET2 and to this load 3, rectifying circuit 13 and smoothing circuit 14 are also connected so as to detect the envelope amplitude of an output signal. This detected envelope amplitude is converted by voltage-current converting circuit 15 into electric current, which is supplied to terminal 18 of current output type current Miller circuit 16 and terminal 20 of current input type current Miller circuit 17. Then, current proportional to the envelope voltage is led from terminals 18 and 19 of circuit 16 to terminals 20 and 21 of circuit 17 and the current of resistance 12 is increased or decreased in proportion to the envelope voltage to vary biases of FETs 1 and 2, so that the heating is reduced by suppressing the generation of distortion.



## LEGAL STATUS

[Date of request for examination]  
[Date of sending the examiner's decision of rejection]  
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
[Date of final disposal for application]  
[Patent number]  
[Date of registration]  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭56—80906

⑪ Int. Cl.<sup>9</sup>  
H 03 F 3/30  
1/32

識別記号

庁内整理番号  
7827—5 J  
7827—5 J

⑬ 公開 昭和56年(1981)7月2日

発明の数 1  
審査請求 未請求

(全 8 頁)

⑭ 音響用電力増幅器

⑯ 特 願 昭54—156814  
⑰ 出 願 昭54(1979)12月5日  
⑱ 発 明 者 太田義注  
横浜市戸塚区吉田町292番地株  
式会社日立製作所家電研究所内

⑲ 発 明 者 井上茂樹  
横浜市戸塚区吉田町292番地株  
式会社日立製作所家電研究所内  
⑳ 出 願 人 株式会社日立製作所  
東京都千代田区丸の内1丁目5  
番1号  
㉑ 代 理 人 弁理士 薄田利幸

明 細 書

1 発明の名称 音響用電力増幅器

2 特許請求の範囲

入力端子、出力端子、および接地端子を有する第1および第2の半導体増幅素子と出力素子とするプッシュプル電力増幅器とがさらに、出力電圧を整流する整流回路と、該整流回路の出力を平滑し、出力信号のエンベロープ振幅を検出する平滑回路と、上記エンベロープ振幅が増大するとともに上記第1および第2の半導体増幅素子の入力端子間電圧を上昇させる制御回路とを具備することを特徴とする音響用電力増幅器。

3 発明の詳細な説明

本発明は入力端子、出力端子、および接地端子を有する第1および第2の半導体増幅素子と出力素子とするプッシュプル音響用電力増幅器に関する。

現在の音響用電力増幅器では、大出力化とともに低歪化が大きな技術的課題となっている。

第1図は従来の音響用電力増幅器の等価回路

図である。第1図において、1はNチャネルエンハンスメント型MOSFET、2はPチャネルエンハンスメント型MOSFETで、これらは純コンプリメンタリB級プッシュプル出力段を構成している。3は負荷、4、5は負荷3に電力を供給する直流電源である。6は定電流源、7はNPNトランジスタを示し、NPNトランジスタ7のコレクタはMOSFET 1、2のゲートおよび定電流源6に接続され、出力段を駆動する。8および9は直列に接続された2個の抵抗で、その接続点はNPNトランジスタ7のベースに接続され、MOSFET 1、2のゲート電位が無信号のときに零となるように、NPNトランジスタ7をバイアスする。10は結合コンデンサ、11は信号源で、信号源11の信号は結合コンデンサ10を通してNPNトランジスタ7のベースに加えられる。信号源11の入力信号はNPNトランジスタ7によつて逆位相に増幅されるので、信号源11が正の半サイクルではトランジスタ7のコレクタは負となり、MOSFET 2が導通状態、

MOSFET 1 は遮断状態となる。電流は負荷 3 および MOSFET 2 を通して電源 5 から供給される。逆に、信号源 11 が負の半サイクルでは、MOSFET 1 が導通状態、MOSFET 2 は遮断状態となり、電源 4 から MOSFET 1 を通して負荷 3 に電流が流れる。こうして負荷 3 に信号に比例した電流が供給される。

よく知られているように、半導体増幅素子は小さくない非直線性を持っている。例えば、MOSFET の入力電圧-出力電流特性を第 2 図に示すが、その特性は低電流領域で大きな非直線性をもっている。したがって、第 3 図に示す B 級プッシュプル出力段（これは第 1 図の出力段と同じである。）の入出力特性は第 2 図の入出力特性を合成することによつて得られ、第 4 図のようになる。第 3 図に示す回路の入力 39 に正弦波を印加した場合の出力 40 における電流波形は、第 5 図に示すように、電流零の近傍では、波線 35 で囲まれた部分のように、電流零の近傍でははなはだしく歪んだ波形となる。この歪は

の改善を図る具体的な回路の 1 例を示す。第 11 図中、第 1 図にも共通する引用番号は第 1 図と同じ部分を意味し、12 は抵抗である。定電流源 4 の電流によつて抵抗 12 の両端に電圧が生じる。この電圧が MOSFET 1, 2 をバイアスし、無信号時バイアス電流を流す。このバイアス電流の値は抵抗 12 の値を変えることによつて任意に設定することができる。

第 9 図に示す入出力特性を有する増幅器について、出力電流と歪率の関係を考えよう。出力電流が小さい時には、第 9 図からわかるように、原点近傍における入力電圧の増加に対する出力電流の上昇は小さいから、出力電流の増加にしたがい歪率は増加してゆく。出力電流がある程度以上になると、第 10 図の出力波形からわかるように、電流零附近にだけ歪が存在し、出力電流全体に占める歪量が相対的に減少するから、歪率としては出力電流の増加にしたがつて減少する。第 12 図に示す出力電流対歪率特性はこの様子を図に示す。図中、曲線 42, 43 および 44

クロスオーバー歪とされる。このクロスオーバー歪は通常、第 6 図に示すように、MOSFET のゲートに予め一定の直流バイアス電圧を与え、MOSFET に大きな無信号バイアス電流を流し入出力特性を第 7 図に示すように直線化することによつて、低歪を図ることができる。第 7 図中、波線 41 がバイアス電流を表わす。このとき入力電圧として正弦波を印加したときの出力波形は、第 8 図に示すように歪のないものとなる。

しかしながら、このように無信号時に多大のバイアス電流を流すことは出力段トランジスタの電力損失の増加を招き、大出力の増幅器では放熱器や電源トランスのコストが著しく増大するので、電力損失と歪の妥協点で、第 9 図に示すように、若干のバイアス電流を流し、歪の改善を図っているのが実情である。このとき、入力電圧として正弦波を印加したときの出力波形には、第 10 図に示すように多少の歪が残る。

第 11 図は、以上述べた無信号時に出力段 MOSFET 1, 2 に無信号時バイアス電流を流し、歪

は無信号バイアス電流が大、中および小のときの出力電流対歪率特性を表わす。無信号バイアス電流が大きくなる程歪率が減少するのは、入出力特性の原点近傍の曲線部分より直線に近づくためである。また、ある出力電流の所、第 12 図においては 45 の所で歪率が急激に増加するのは出力波形のクリップによるものである。

このように、クロスオーバー歪は無信号時のバイアス電流をある程度流すことによつて殆んど解決される。しかしながら、高域周波数では上記説明では説明しきれない歪が生じる。この歪は特に素子が MOSFET のように入力容量が大きい場合に顕著に現れる。これは出力素子の入力容量と駆動段の出力インピーダンスによつて低域フィルタが形成され、この低域フィルタの遮断周波数が変化し、レベル変動を起すためである。第 13 図は MOSFET のゲート・ソース間容量  $C_{gs}$  と相互コンダクタンス  $g_m$  のゲート・ソース間電圧  $V_{gs}$  依存性を示す。図中、46 はゲート・ソース間容量の変化を、47 は相互コンダ

クタンスの変化を示す。第14図はMOSFETを用いたソースホロア回路の等価回路図で、図中11- $\alpha$ は信号源抵抗を示し、その値を $R_g$ とし、負荷3の抵抗値を $R_L$ とすれば、入力容量 $C_{in}$ は $C_{gs} / (1 + g_m R_L)$ で表わされる。第15図に示すように、相互コンダクタンス $g_m$ およびゲート・ソース間容量 $C_{gs}$ はゲート・ソース間電圧 $V_{gs}$ に依存し、その結果、入力容量は信号電圧によって、第15図に示すように、入力電圧零附近で急激に変化する。第14図の回路の遮断周波数は $R_g C_{in}$ で表わされる。一方 $C_{in}$ は第15図に示すように、入力電圧によって変化し、このため遮断周波数は入力電圧で変化し、この影響で出力電圧はレベル変動を受け、歪が発生する。

この歪を減少させるためには、無信号バイアス電流を大きくすることによって、第15図に破線で示すように、入力電圧零附近での相互コンダクタンスを増加し、入力容量変化を減少させればよい。

また、特に大出力時には、入力電圧の時間変

第2の半導体増幅素子の入力端子間電圧を上昇させる制御回路とを具備することを要旨とする。

第1および第2の半導体増幅素子の入力端子間電圧が上昇すると、上記素子のバイアス電流が増加し、歪は低下する。

以下に附図を参照しながら、実施例を用いて、本発明を一層詳しく説明するけれども、これらは例示に過ぎず、本発明の枠を越えることなくいろいろの変形や改良があり得ることは勿論である。

第16図は、本発明に係る部分をブロック・ダイアグラムで表した、音響用電力増幅器の等価回路図である。図中、第11図と共通の引用番号は第11図と同一の部分の意味し、13は整流回路、14は平滑回路、15は電圧電流変換回路、16は電流吐き出し型カレント・ミラー回路、17は電流吸込み型カレント・ミラー回路、18、19、20、21は端子である。第16図に示す増幅器は以下のように動作する。

音響用電力増幅器の信号源は音楽信号であり、

化率(4V/4 $\mu$ )も大きくなるので、容量の変化割合も大きくなり、歪は出力の増大につれて大きくなる。勿論、前に述べたように、この歪も無信号バイアス電流を増加すれば解決できるがそうすると無信号時の電力損失が増大する。

以上のように、無信号時のバイアス電流を低い一定の値に保つ場合には、大出力時の歪の増加を招く。このことは特に高い周波数帯域において顕著に現れる。

本発明の目的は、したがって、上記した従来技術の欠点をなくし、無信号および小出力時の電力損失を増加させることなく、大出力時に特に高い周波数帯域でも小さな歪を有する音響用電力増幅器を提供することである。

上記目的を達成するために、本発明による要旨に述べた種類のプッシュプル音響用電力増幅器はさらに、出力電圧を整流する整流回路と、該整流回路の出力を平滑し、出力信号のエンベロープ振幅を検出する平滑回路と、上記エンベロープ振幅が増大するとともに上記第1および

それは第17図に実験48が示すように、種々の周波数および振幅の成分が低い周波数のエンベロープ49に沿って変化する時間的な経過を持っている。負荷3に接続された整流回路13および平滑回路14は出力信号のエンベロープ振幅を検出するためのもので、平滑回路の時定数をこのエンベロープ周波数に追従できる程度に選ぶことによって、このエンベロープ振幅を検出することができる。電圧電流変換回路15は整流回路13と平滑回路14によって検出されたエンベロープ電圧を電流に変換する回路である。電流吐き出し型カレントミラー回路16の端子18および電流吸込み型カレントミラー回路17の端子20は電圧電流変換回路15に接続されて、エンベロープ電圧に比例した電流が端子18から吐き出され、端子20に吸い込まれる。これと同時に、16、17がカレントミラー回路であるから、同じ電流が端子19から吐き出され、抵抗12を流して端子21に吸い込まれる。このようにして抵抗12の両端にエンベロープ電圧に比例した電圧が立

ち、この電圧で出力段のMOSFET1および2がバイアスされ、MOSFET1および2にバイアス電流が流れる。エンベロープ電圧の大小は出力電流の大小を表わしているから、出力電流の増加に伴ってMOSFET1および2のバイアス電流が増加し、音楽信号に対しては出力電流によらず一定の低い歪率を得ることができる。また、無信号時には出力段MOSFET1および2のバイアス電流は一定の小さい値に抑えられているから、出力段のMOSFET1および2における電力損失は小さい。

出力段のMOSFETをその他の電界効果型トランジスタまたはバイポーラ型トランジスタで置き換えても、同様な本発明の効果が得られることは明らかである。

第18図は、第16図でブロック・ダイアグラムで示した部分を具体的な回路で示した、本発明による音響用電力増幅器の等価回路図である。第18図中、22および23は抵抗、24はコンデンサ、25および26はダイオード、27はNPN

を吸い込む。以上を結合すると音楽信号のエンベロープ振幅に比例する電流 $I$ が端子19から吐き出され、端子21に吸い込まれる。この電流は抵抗12を通して流れるから、抵抗12の両端電圧、すなわちMOSFET1および2のバイアス電圧は音楽信号のエンベロープ振幅に比例したものとなる。ダイオード26はNPNトランジスタ27のベース電圧を制限し、したがって端子19から流れ出す電流を制限し、MOSFET1および2のバイアス電圧の最大値をある値に制限する。

第19図は本発明の他の一つの実施の態様における音響用電力増幅器の構成図である。図中、34,35は差動増幅器を構成するNPNトランジスタ、36は発光ダイオード、37は $Cd_s$ 等の受光素子、38は発光ダイオード36と受光素子37の組合せから成るフォトカプラ、39は抵抗である。整流回路13と平滑回路14によつて検出された出力音楽信号のエンベロープ電圧はNPNトランジスタ34のベースに入力される。NPNトランジスタ34と35のコレクタ電流値の和は、

トランジスタ、28,29,30はPNPトランジスタ、31および32はNPNトランジスタである。負荷3に立つ電圧はダイオード25によつて整流され、抵抗22,23およびコンデンサ24の値で決まる時定数で平滑され、NPNトランジスタ27のベースには音楽信号のエンベロープ振幅に比例した電圧が立つ。したがって、この電圧に比例してNPNトランジスタ27のコレクタ電極に音楽信号のエンベロープ振幅に比例した電流が流れ込む。今この電流を $I$ とすると、この電流 $I$ はPNPトランジスタ28,30で構成される電流吐出し型カレントミラー回路の端子18からの電流である。したがって、このカレントミラー回路の端子19から電流 $I$ が吐き出される。また、PNPトランジスタ28,29も電流吐出し型カレントミラー回路を構成しているから、PNPトランジスタ29のコレクタ電極から同じ電流 $I$ がNPNトランジスタ31および32で構成される電流吸込み型カレントミラー回路の端子20に流れ込む。これと同時に端子21は電流 $I$

エミッタ同志が共通に接続され、抵抗39を介して電源5に接続されているから、電源5の電圧を抵抗39の値で割った値に規定されている。無信号時にはNPNトランジスタ34および35のコレクタ電流は等しいが、音楽信号が印加されると、そのエンベロープ電圧に比例した電圧がNPNトランジスタ34のベースに印加されるから、NPNトランジスタ34のコレクタ電流はエンベロープ電圧の増加に伴って増加し、逆にNPNトランジスタ35のコレクタ電流は減少する。したがって、NPNトランジスタ35のコレクタに接続されている発光ダイオード36の発光量はエンベロープ電圧の増大に伴って減少し、出力段のMOSFET1および2のゲート電極間に接続され、発光ダイオード36とともにフォトカプラ38を形成する受光素子37の抵抗値はこの発光量の減少に伴って増大する。

このように、出力電流の増加に伴って、定電流源6に接続されている受光素子の抵抗値は増大し、受光素子37の両端電圧降下、すなわち、

MOSFET 1 および 2 のバイアス電圧は増加しそれに伴つてバイアス電流は増加する。

以上説明した通り、本発明によれば、入力音楽のエンベロープ振幅によつて、出力段のトランジスタのバイアス電流を増減できるから、音楽再生時における歪の発生を抑えると同時に、無信号および小出力時の出力段トランジスタの発熱を従来のバイアス回路を持つ出力段トランジスタに較べ大幅に減少させることができる。したがつて、また、出力段トランジスタの放熱器もまた小さくすることができ、音響用電力増幅器の小型化、高性能化を達成することができる。

#### 4 図面の簡単な説明

第1図は従来の音響用電力増幅器の等価回路図、第2図はMOSFETの入力電圧—出力電流特性を示す図、第3図はプッシュプル出力段の等価回路図、第4図は第5図に示す回路の入力電圧—出力電流特性を示す図、第5図は第3図に示す回路の入力に正弦波を印加したときの出

形の一例を示す図、第18図は第16図に示す音響用電力増幅器の具体的な等価回路図、第19図は本発明の他の実施の態様における音響用電力増幅器の一部ブロック・ダイヤグラムを含む等価回路図である。


- 1…Nチャネルエンハンスメント型MOSFET
- 2…Pチャネルエンハンスメント型MOSFET
- 3…負荷、
- 4、5…直流電源、
- 6…定電流源、
- 7…NPNトランジスタ、
- 8、9…抵抗、
- 10…結合コンデンサ、
- 11…信号源、
- 11a…信号源抵抗、
- 12…抵抗、
- 13…整流回路、
- 14…平滑回路、
- 15…電圧電流変換回路、
- 16…電流吐出し型カレントミラー回路、

力電流波形を示す図、第6図は直流バイアス電圧を印加したプッシュプル出力段の等価回路図、第7図は第6図に示す回路の入力電圧—出力電流特性を示す図、第8図は第6図に示す回路の入力に正弦波を印加したときの出力電流波形を示す図、第9図はバイアス電流が小さいときの第7図に対応する入力電圧—出力電流特性を示す図、第10図はバイアス電流が小さいときの第8図に対応する入力に正弦波を印加したときの出力電流波形を示す図、第11図は直流バイアス電圧を印加したプッシュプル出力段を有する従来の音響用電力増幅器の等価回路図、第12図は歪率—出力電流特性を示す図、第13図はMOSFETのゲート・ソース間容量および相互コンダクタンスのゲート・ソース間電圧依存性を示す図、第14図はMOSFETソースホロア回路の等価回路図、第15図は入力容量の入力電圧依存性を示す図、第16図は本発明に係る部分をブロック・ダイヤグラムで表した音響用電力増幅器の等価回路図、第17図は音楽信号波


- 17…電流吸込み型カレントミラー回路、
- 18、19、20、21…端子、
- 22、23…抵抗、
- 24…コンデンサ、
- 25、26…ダイオード、
- 27…NPNトランジスタ、
- 28、29、30…PNPトランジスタ、
- 31、32…NPNトランジスタ、
- 34、35…NPNトランジスタ、
- 36…発光ダイオード、
- 37…受光素子、
- 38…フォトカプラ、
- 39…抵抗。

代理人弁理士 薄 田 利 幸


才 1 図




才 2 図




才 3 図




才 4 図




才 6 図




才 7 図




才 5 図




才 8 図




才 9 図




才 10 図




才 11 図




才 12 図




オ 13 図




オ 14 図




オ 15 図



オ 16 図



オ 18 図



オ 17 図






図 19

